1.引(yin)言

在許(xu)多現代(dai)化的工(gong)業生産(chǎn)如冶金(jin)、電力等(deng)，實現對(dui)溫度的(de)精度控(kong)制至關(guan)重要的(de)，不僅直(zhi)接影響(xiang)着産品(pin)的✏️質量(liàng)，而且🈲還(hái)關系到(dào)生産安(an)全、能源(yuán)節約等(děng)一系列(lie)重大經(jīng)濟指标(biao)。

PID控制由(you)于其魯(lu)棒性好(hao)，可靠性(xìng)高，在常(chang)規的溫(wēn)度控制(zhi)中應用(yong)非🔆常廣(guǎng)泛。目前(qian)工程的(de)實際應(yīng)用中，大(da)多數模(mó)糊PID控制(zhi)器都利(li)用單片(pian)機軟件(jian)編程來(lai)實現，然(rán)而單片(pian)機的指(zhǐ)令是按(an)🐕順序執(zhí)行的，實(shi)時性不(bú)強，加上(shang)軟件實(shi)現容易(yi)受外界(jie)的幹👈擾(rǎo)，抗幹擾(rao)🈲性能力(lì)差，對于(yu)實時性(xìng)🔆要求很(hen)高和♋外(wài)界幹擾(rao)比較嚴(yan)重的系(xì)統不太(tai)适宜。本(běn)文選取(qǔ)FPGA(現場可(ke)編程門(mén)陣列)作(zuò)爲系統(tǒng)的主控(kong)🔆制芯片(piàn)，FPGA所有的(de)信号都(dōu)是💛時鍾(zhong)驅動的(de)，對于程(chéng)序的執(zhi)行具有(you)并行運(yun)算的能(néng)力，顯著(zhe)的提高(gāo)了系統(tong)控制的(de)實時性(xìng)🌏，在FPGA内部(bu)⭕硬件實(shí)現還可(ke)⭐以防止(zhǐ)像單片(pian)機程序(xu)一樣，在(zài)🔆惡劣的(de)環境條(tiáo)件下發(fā)生程序(xu)跑飛的(de)問題。尤(yóu)其是🌈現(xian)在FPGA器件(jian)有越來(lai)越多的(de)參考設(shè)計方案(àn)以及IP(知(zhi)識産權(quán))核心庫(kù)方面的(de)支持。利(li)用FPGA設計(jì)的PID控制(zhi)器一方(fang)面可以(yi)将實現(xian)PID算法的(de)模塊單(dān)獨作爲(wei)控制模(mó)塊來使(shǐ)用，直接(jiē)去實現(xiàn)對控制(zhi)對象的(de)調節，另(ling)一方面(mian)，基于FPGA的(de)PID控制算(suàn)法也可(ke)以将🙇‍♀️其(qí)作爲系(xi)統❤️内的(de)IP核，以便(biàn)在多路(lu)或複雜(za)的系統(tong)上直接(jie)調用，加(jiā)💜快研發(fā)設計速(su)度。

2.PID算法(fǎ)分析

2.1 離(lí)散PID算法(fa)

PID控制系(xì)統是一(yi)個簡單(dan)的閉環(huan)系統，如(rú)圖1所示(shi)，PID系統框(kuang)圖中，整(zheng)個系統(tǒng)主要包(bao)括比較(jiao)器、PID控制(zhi)器和控(kòng)制💜對象(xiang)，其中PID包(bao)括三個(ge)環節，即(ji)比例、積(jī)分和微(wēi)分。

圖1 PID系統(tong)框圖

圖(tú)1中的r(t)作(zuo)爲系統(tǒng)的給定(ding)值，y(t)作爲(wei)系統的(de)輸出值(zhi)，e(t)是給定(ding)☂️值⁉️與輸(shu)出值的(de)偏差，所(suo)以系統(tǒng)的偏差(chà)可以求(qiu)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wei)控制系(xì)統中的(de)中間便(biàn)量，既是(shi)偏差e(t)通(tōng)過PID控制(zhì)算法處(chu)理後的(de)輸出量(liang)，又是被(bei)控對象(xiang)的輸入(rù)量，因此(ci)模拟PID控(kòng)制器的(de)控制規(gui)律爲：

其(qi)中，K_P 爲模(mo)拟控制(zhi)器的比(bǐ)例增益(yi)，T_I 爲模拟(nǐ)控制器(qì)的積分(fen)時間常(cháng)數，T_D 爲模(mó)拟控制(zhì)器的微(wēi)分時間(jian)常數。